PATENT COOPERATION TREATY

From the INTERNATIONAL BUREAU				
PCT	То:			
NOTIFICATION OF THE RECORDING OF A CHANGE (PCT Rule 92bis.1 and Administrative Instructions, Section 422) Date of mailing (day/month/year)	SIEMENS AG Postfach 22 16 34 D-80506 München ALLEMAGNE			
04 April 2000 (04.04.00)				
Applicant's or agent's file reference GR 98P2458P	IMPORTANT NOTIFICATION			
International application No. PCT/DE99/02778	International filing date (day/month/year) 02 September 1999 (02.09.99)			
The following indications appeared on record concerning: The applicant the inventor	the agent the common representative			
Name and Address SIEMENS AKTIENGESELLSCHAFT Wittelsbacherplatz 2	State of Nationality State of Residence DE DE Telephone No.	ce		
D-80333 München Germany	Facsimile No.			
	Teleprinter No.			
2. The International Bureau hereby notifies the applicant that to X the person X the name X the add				
Name and Address INFINEON TECHNOLOGIES AG	State of Nationality State of Residen DE DE	ce		
StMartin-Strasse 53 D-81541 München Germany	Telephone No.			
Germany	Facsimile No.			
	Teleprinter No.			
3. Further observations, if necessary: The new applicant should be recorded as applicable US. All further correspondence should be sent to box above.	ant for all designated States, except the other address indicated in the addressee			
4. A copy of this notification has been sent to:				
X the receiving Office	X the designated Offices concerned			
the International Searching Authority the International Preliminary Examining Authority	the elected Offices concerned other:			
	Authorized officer			
The International Bureau of WIPO 34, chemin des Colombettes 1211 Geneva 20, Switzerland	Yolaine CUSSAC			
Facsimile No.: (41-22) 740.14.35	Telephone No.: (41-22) 338.83.38			

VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES PATENTWESENS

09/530549

Absender: INTERNATIONALE RECHERCHENBEHÖRDE

SIEMENS AKTIENGESELLSCHAFT
Postfach 22 16 34
D-80506 München
GERMANY

D 1 132 2000

OR 2018

PCT

MITTEILUNG ÜBER DIE ÜBERMITTLUNG DES INTERNATIONALEN RECHERCHENBERICHTS ODER DER ERKLÄRUNG

(Regel 44.1 PCT)

OR Wist	
	Absendedatum (Tag/Monat/Jahr) 28/02/2000
Aktenzeichen des Anmeiders oder Anwalts GR 98P2458P	WEITERES VORGEHEN slehe Punkte 1 und 4 unten
Internationales Aktenzeichen PCT/DE 99/ 02778	Internationales Anmeldedatum (Tag/Monat/Jahr) 02/09/1999
SIEMENS AKTIENGESELLSCHAFT et al.	

Ξ		
	X	Dem Anmelder wird mitgeteilt, daß der internationale Recherchenbericht erstellt wurde und ihm hiermit übermittelt wird.
		Einreichung von Änderungen und einer Erklärung nach Artikel 19: Der Anmelder kann auf eigenen Wunsch die Ansprüche der internationalen Anmeldung ändern (siehe Regel 46):
		Bis wann sind Änderungen einzureichen?
		Die Frist zur Einreichung solcher Änderungen beträgt üblicherweise zwei Monate ab der Übermittlung des internationalen Recherchenberichts; weitere Einzelheiten sind den Anmerkungen auf dem Beiblatt zu entnehmen.
		Wo sind Anderungen einzureichen?
		Unmittelbar beim Internationalen Büro der WIPO, 34, CHEMIN des Colombettes, CH-1211 Genf 20, Telefaxnr.: (41-22) 740.14.35
		Nähere Hinweise sind den Anmerkungen auf dem Beiblatt zu entnehmen.
•		Dem Anmelder wird mitgeteilt, daß kein internationaler Recherchenbericht erstellt wird und daß ihm hiermit die Eridärung nach Artikel 17(2)a) übermitteit wird.
		Hinsichtlich des Widerspruchs gegen die Entrichtung einer zusätzlichen Gebühr (zusätzlicher Gebühren) nach Regel 40.2 wird dem Anmelder mitgeteilt, daß
		der Widerspruch und die Entscheidung hierüber zusammen mit seinem Antrag auf Übermittlung des Wortlauts sowohl des Widerspruchs als auch der Entscheidung hierüber an die Bestimmungsämter dem Internationalen Büro übermittelt worden sind.
		noch keine Entscheidung über den Widerspruch vorliegt; der Anmeider wird benachrichtigt, sobald eine Entscheidung getroffen wurde.
	Wei	teres Vorgehen: Der Anmelder wird auf folgendes aufmerksam gemacht:
	Kurz	r nach Ablauf von 18 Monaton seit dem Prioritätsdatum wird die internationale Anmeldung vom Internationalen Büro veröffent-

Kurz nach Ablauf von 18 Monaten seit dem Prioritätsdatum wird die internationale Anmeidung vom Internationalen Büro veröffentlicht. Will der Anmeider die Veröffentlichung verhindem oder auf einen späteren Zeitpunkt verschieben, so muß gemäß Regel 90 3 bzw. 90 3 vor Abschluß der technischen Vorbereitungen für die Internationale Veröffentlichung eine Erklärung über die Zurücknahme der Internationalen Anmeidung oder des Prioritätsanspruchs beim Internationalen Büro eingehen.

innerhalb von 19 Monaten seit dem Prioritätsdatum ist ein Antrag auf internationale vorläufige Prüfung einzureichen, wenn der Anmelder den Eintritt in die nationale Phase bis zu 30 Monaten seit dem Prioritätsdatum (in manchen Ämtern sogar noch länger) verschieben möchte.

Innerhalb von 20 Monaten seit dem Prioritätsdatum muß der Anmelder die für den Eintritt in die nationale Phase vorgeschriebenen Handlungen vor allen Bestimmungsämtem vornehmen, die nicht innerhalb von 19 Monaten seit dem Prioritätsdatum in der Anmeldung oder einer nachträglichen Auswahlerklärung ausgewählt wurden oder nicht ausgewählt werden konnten, da für sie Kapitel II des Vertrages nicht verbindlich ist.

Name und Postanschrift der Internationalen Recherchenbehörde

Europäisches Patentamt, P.B. 5818 Patentiaan 2

NL-2280 HV Rijswijk

Tel. (+31-70) 340-2040, Tx. 31 651 epo ni,
Fax: (+31-70) 340-3016

Bevolimächtigter Bediensteter

Ahmed Soliman

ANMERKUNGEN ZU FORMBLATT PCT/ISA/220

Diese Anmerkungen sollen grundlegende Hinweise zur Einreichung von Änderungen gemäß Artikel 19 geben. Diesen Anmerkungen liegen die Erfordernisse des Vertrags über die internationale Zusammenarbeit auf dem Gebiet des Patentwesens (PCT), der Ausführungsordnung und der Verwaltungsrichtlinien zu diesem Vertrag zugrunde. Bei Abweichungen zwischen diesen Anmerkungen und
obengenannten Texten sind letztere maßgebend. Nähere Einzelheiten sind dem PCT-Leitfaden für Anmelder, einer Veröffentlichung der
WIPO, zu entnehmen.

Die in diesen Anmerkungen verwendeten Begriffe "Artikel", "Regel" und "Abschnitt" beziehen sich jeweils auf die Bestimmungen des PCT-Vertrags, der PCT-Ausführungsordnung bzw. der PCT-Verwaltungsrichtlinien.

HINWEISE ZU ÄNDERUNGEN GEMÄSS ARTIKEL 19

Nach Erhalt des internationalen Recherchenberichts hat der Anmelder die Möglichkeit, einmal die Ansprüche der internationalen Anmeldung zu ändern. Es ist jedoch zu betonen, daß, da alle Teile der internationalen Anmeldung (Ansprüche, Beschreibung und Zeichnungen) während des internationalen vorläufigen Prüfungsverfahrens geändert werden können, normalerweise keine Notwendigkeit besteht, Änderungen der Ansprüche nach Artikel 19 einzureichen, außer wenn der Anmelder z.B. zum Zwecke eines vorläufigen Schutzes die Veröffentlichung dieser Ansprüche wünscht oder ein anderer Grund für eine Änderung der Ansprüche vor ihrer internationalen Veröffentlichung vorliegt. Weiterhin ist zu beachten, daß ein vorläufiger Schutz nur in einigen Staaten erhältlich ist.

Welche Teile der internationalen Anmeldung können geändert werden?

Im Rahmen von Artikel 19 können nur die Ansprüche geändert werden.

In der internationalen Phase können die Ansprüche auch nach Artikel 34 vor der mit der internationalen vorläufigen Prüfung beauftragten Behörde geändert (oder nochmals geändert) werden. Die Beschreibung und die Zeichnungen können nur nach Artikel 34 vor der mit der internationalen vorläufigen Prüfung beauftragten Behörde geändert werden.

Beim Eintritt in die nationale Phase können alle Teile der internationalen Anmeldung nach Artikel 28 oder gegebenenfalls Artikel 41 geändert werden.

Bis wann sind Änderungen einzureichen?

Innerhalb von zwei Monaten ab der Übermittlung des internationalen Recherchenberichts oder innerhalb von sechzehn Monaten ab dem Prioritätsdatum, je nachdem, welche Frist später abläuft. Die Änderungen gelten jedoch als rechtzeitig eingereicht, wenn sie dem Internationalen Büro nach Ablauf der maßgebenden Frist, aber noch vor Abschluß der technischen Vorbereitungen für die internationale Veröffentlichung (Regel 46.1) zugehen.

Wa sind die Änderungen nicht einzureichen?

Die Änderungen können nur beim Internationalen Büro, nicht aber beim Anmeldeamt oder der Internationalen Recherchenbehörde eingereicht werden (Regel 46.2).

Falls ein Antrag auf internationale vorläufige Prüfung eingereicht wurde/wird, siehe unten.

In welcher Form können Änderungen erfolgen?

Eine Änderung kann erfolgen durch Streichung eines oder mehrerer ganzer Ansprüche, durch Hinzufügung eines oder mehrerer neuer Ansprüche oder durch Änderung des Wortlauts eines oder mehrerer Ansprüche in der eingereichten Fassung.

Für jedes Anspruchsblatt, das sich aufgrund einer oder mehrerer Änderungen von dem ursprünglich eingereichten Blatt unterscheidet, ist ein Ersatzblatt einzureichen.

Alle Ansprüche, die auf einem Ersatzblatt erscheinen, sind mit arabischen Ziffern zu numerieren. Wird ein Ansprüch gestrichen, so brauchen, die anderen Ansprüche nicht neu numeriert zu werden. Im Fall einer Neunumerierung sind die Ansprüche fortlaufend zu numerieren (Verwaltungsrichtlinien, Abschnitt 205 b)).

Die Änderungen sind in der Sprache abzufassen, in der dieinternationale Anmeidung veröffentlicht wird.

Welche Unterlagen sind den Änderungen belzufügen?

Begleitschreiben (Abschnitt 205 b)):

Die Änderungen sind mit einem Begleitschreiben einzureichen.

Das Begleitschreiben wird nicht zusammen mit der internationalen Anmeldung und den geänderten Ansprüchen veröffentlicht. Es ist nicht zu verwechseln mit der "Erdärung nach Artikel 19(1)" (siehe unten, "Erklärung nach Artikel 19 (1)").

Das Begleitschreiben ist nach Wahl des Anmelders in englischer oder französischer Sprache abzufassen. Bei englischsprachigen internationalen Anmeldungen ist das Begleitschreiben aber ebenfalls in englischer, bei französischsprachigen internationalen Anmeldungen in französischer Sprache abzufassen.

ANMERKUNGEN ZU FORMBLATT PCT/ISA/220 (F rtsetzung)

Im Begteitschreiben sind die Unterschiede zwischen den Ansprüchen in der eingereichten Fassung und den geänderten Ansprüchen anzugeben. So ist insbesondere zu jedem Ansprüch in der internationalen Anmeldung anzugeben (gleichtautende Angaben zu verschiedenen Ansprüchen können zusammengefaßt werden), ob

- i) der Anspruch unverändert ist;
- ii) der Anspruch gestrichen worden ist;
- iii) der Anspruch neu ist;
- iv) der Anspruch einen oder mehrere Ansprüche in der eingereichten Fassung ersetzt;
- v) der Anspruch auf die Teilung eines Anspruchs in der eingereichten Fassung zurückzuführen ist.

Im folgenden sind Beispiele angegeben, wie Änderungen im Begleitschreiben zu erläutern sind:

- [Wenn anstelle von ursprünglich 48 Ansprüchen nach der Änderung einiger Ansprüche 51 Ansprüche existieren]:
 "Die Ansprüche 1 bis 29, 31, 32, 34, 35, 37 bis 48 werden durch geänderte Ansprüche gleicher Numerierung ersetzt; Ansprüche 30, 33 und 36 unverändert; neue Ansprüche 49 bis 51 hinzugefügt."
- 2. (Wenn anstelle von ursprünglich 15 Ansprüchen nach der Änderung aller Ansprüche 11 Ansprüche existieren): "Geänderte Ansprüche 1 bis 11 treten an die Stelle der Ansprüche 1 bis 15."
- 3. [Wenn ursprünglich 14 Ansprüche existierten und die Änderungen dann bestehen, daß einige Ansprüche gestrichen werden und neue Ansprüche hinzugefügt werden]: Ansprüche 1 bis 6 und 14 unverändert; Ansprüche 7 bis 13 gestrichen; neue Ansprüche 15, 16 und 17 hinzugefügt. "Oder" Ansprüche 7 bis 13 gestrichen; neue Ansprüche 15, 16 und 17 hinzugefügt; alle übrigen Ansprüche unverändert."
- 4. [Wenn verschiedene Arten von Änderungen durchgeführt werden]: "Ansprüche 1-10 unverändert; Ansprüche 11 bis 13, 18 und 19 gestrichen; Ansprüche 14, 15 und 16 durch geänderten Ansprüche 14 ersetzt; Ansprüch 17 in geänderte Ansprüche 15, 16 und 17 unterteilt; neue Ansprüche 20 und 21 hinzugefügt."

"Erklärung nach Artikel 19(1)" (Regel 46.4)

Den Änderungen kann eine Erklärung beigefügt werden, mit der die Änderungen erläutert und ihre Auswirkungen auf die Beschreibung und die Zeichnungen dargelegt werden (die nicht nach Artikel 19 (1) geändert werden können).

Die Erklärung wird zusammen mit der internationalen Anmeldung und den geänderten Ansprüchen veröffentlicht.

Sie ist in der Sprache abzufassen, in der die internationalen Anmeldung veröffentlicht wird.

Sie muß kurz gehalten sein und darf, wenn in englischer Sprache abgefaßt oder ins Englische übersetzt, nicht mehr als 500 Wörter umfassen

Die Erklärung ist nicht zu verwechseln mit dem Begleitschreiben, das auf die Unterschiede zwischen den Ansprüchen in der eingereichten Fassung und den geänderten Ansprüchen hinweist, und ersetzt letzteres nicht. Sie ist auf einem gesonderten Blatt einzureichen und in der Überschrift als solche zu kennzeichnen, vorzugsweise mit den Worten "Erklärung nach Artikel 19 (1)".

Die Erklärung darf keine herabsetzenden Äußerungen über den inter nationalen Recherchenbericht oder die Bedeutung von in dem Bericht angeführten Veröffentlichungen enthalten. Sie darf auf im internationalen Recherchenbericht angeführte Veröffentlichungen, die sich auf einen bestimmten Anspruch beziehen, nur im Zusammenhang mit einer Änderung dieses Anspruchs Bezug nehmen.

Auswirkungen eines bereits gestellten Antrags auf Internationalevorläufige Prüfung

Ist zum Zeitpunkt der Einreichung von Änderungen nach Artikel 19 bereits ein Antrag auf internationale vorläufige Prüfung gestellt worden, so sollte der Anmelder in seinem Interesse gleichzeitig mit der Einreichung der Änderungen beim Internationalen Büro auch eine Kopie der Änderungen bei der mit der internationalen vorläufigen Prüfung beauftragen Behörde einreichen (siehe Regel 62.2 a), erster Satz).

Auswirkungen von Änderungen hinsichtlich der Übersetzung derinternationalen Anmeidung beim Eintritt in die nationale Phase

Der Anmelder wird darauf hingewiesen, daß bei Eintritt in die nationale Phase möglicherweise anstatt oder zusätzlich zu der Übersetzung der Ansprüche in der eingereichten Fassung eine Übersetzung der nach Artikel 19 geänderten Ansprüche an die bestimmten/ausgewählten Ämter zu übermitteln ist.

Nähere Einzelheiten über die Erfordernisse jedes bestimmter/ausgewählten Amts sind Band II des PCT-Leitfadens für Anmelder zu entnehmen.

VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES PATENTWESENS

PCT

09/530549

INTERNATIONALER RECHERCHENBERICHT

(Artikel 18 sowie Regein 43 und 44 PCT)

Aktenzeichen des Anmelders oder Anwalts	WEITERES siehe Mittellung übe	r die Übermittlung des Internationalen
GR 98P2458P		(Formblatt PCT/ISA/220) sowle, sowelt
Internationales Aktenzeichen	Internationales Anmeldedatum (Tag/Monat/Jahr)	(Frühestes) Prioritätsdatum (Tag/Monat/Jahr)
PCT/DE 99/02778	02/09/1999	02/09/1998
SIEMENS AKTIENGESELLSCHAFT	et al.	
Artikel 18 übermitteit. Eine Kople wird dem in	_	
N Dados Intale negrinings	rens ente Ropie dei in desem bencht genzund	on Ontenagen zum Stand der Technik bei.
Grundlage des Berichts a. Hinsichtlich der Sprache ist die interdurchgeführt worden, in der sie eing	mationale Recherche auf der Grundlage der in ereicht wurde, sofern unter diesem Punkt nich	ternationalen Anmeldung in der Sprache is anderes angegeben ist.
Die Internationale Recherch Anmeldung (Regel 23.1 b))	e ist auf der Grundlage einer bei der Behörde d durchgeführt worden.	eingereichten Übersetzung der Internationalen
In der Internationalen Anmel zusammen mit der Internation bei der Behörde nachträglich bei der Behörde nachträglich Die Erklärung, daß das nach Internationalen Anmeldung i	n Anmeldung offenbarten Nuclectid— und/ode equenzprotokolls durchgeführt worden, das dung in Schrifticher Form enthalten ist. onalen Anmeldung in computerlesbarer Form e h in schriftlicher Form eingereicht worden ist. h in computerlesbarer Form eingereicht worden nträglich eingereichte schriftliche Sequenzproto m Anmeldezeitpunkt hinausgeht, wurde vorgel	Ingereicht worden ist. n ist. skoll nicht über den Offenbarungsgehalt der egt.
Die Erklärung, daß die in co- wurde vorgelegt.	mputerlesbarer Form erfaßten Informationen d	em schriftlichen Sequenzprotokoll entsprechen,
	een sich als nicht recherchierbar erwiesen (der Erfindung (siehe Feld II).	slehe Feld I).
4. Hinsichtlich der Bezeichnung der Erfin	dung	
	ereichte Wortlaut genehmigt.	
wurde der Wortlaut von der	Behörde wie folgt festgesetzt:	
	. •	
5. Hinsichtlich der Zusammenfassung		
wurde der Wortlaut nach Re	ereichte Wortlaut genehmigt. gel 38.2b) in der in Feld III angegebenen Fass Innerhalb eines Monats nach dem Datum der eilungnahme vorlegen.	ung von der Behörde festgesetzt. Der Absendung dieses internationalen
	st mit der Zusammenfassung zu veröffentliche	n: Abb. Nr
wie vom Anmelder vorgesch		kelne der Abb.
	ne Abbildung vorgeschlagen hat.	
weil diese Abbildung die Erfi	ndung besser kennzelchnet.	

INTERNATIONALER RECHERCHENBERICHT

Internationales Aktonzeichen PCT/DE 99/02778

A. KLASSIFIZIERUNG DES ANMELDUNGSGEGENSTANDES IPK 7 G06F11/26							
IFK / GUOFII/20							
	ternationalen Patentklassifikation (IPK) oder nach der nationalen Kla	ssifikation und der IPK					
	RCHIERTE GEBIETE rter Mindestprüfstoff (Klassifikationssystem und Klassifikationssymb	ole)					
IPK 7	G06F	·					
Recherchier	te aber nicht zum Mindestprüfstoff gehörende Veröffentlichungen, so	owelt diese unter die recherchierten Gebiete	fallen				
		·					
Während de	er Internationalen Recherche konsuttierte elektronische Datenbank (N	larne der Datenbank und evtl. verwendete S	Suchbegriffe)				
C. ALS WE	SENTLICH ANGESEHENE UNTERLAGEN						
Kategorie°	Bezelchnung der Veröffentlichung, soweit erforderlich unter Angab	e der in Betracht kommenden Telle	Betr. Anspruch Nr.				
			500.711 0 57001111.				
Α .	US 5 546 562 A (PATEL CHANDRESH)		1-6				
	13. August 1996 (1996-08-13)						
	Zusammenfassung; Ansprüche 1–7						
A	US 5 663 900 A (BHANDARI NARPAT	ET AL)	1-6				
,	2. September 1997 (1997-09-02)	וואביי	10				
	Zusammenfassung; Anspruch 1						
A	US 5 692 161 A (BASSET PHILIPPE	ET AL	1-6				
^	25. November 1997 (1997-11-25)	EI AL)	1-0				
	Zusammenfassung; Ansprüche 1-5						
		·					
			į.				
☐ Welt	ere Veröffentlichungen sind der Fortsetzung von Feld C zu	Y Siehe Anhang Patentfamilie					
entre	ehmen						
	Kategorien von angegebenen Veröffentlichungen : ntlichung, die den aligemeinen Stand der Technik definiert,	"T" Spätere Veröffentlichung, die nach dem oder dem Prioritätsdatum veröffentlicht	worden ist und mit der				
aber n	icht als besonders bedeutsam anzusehen ist Dokument, das jedoch erst am oder nach dem internationalen	Anmeldung nicht kollidiert, sondern nur Erfindung zugrundellegenden Prinzips	zum Verstandnis des der oder der ihr zugrundeliegenden				
Anmek	dedatum veröffentlicht worden ist tilchung, die geeignet ist, einen Prioritätsanspruch zweifelhaft er-	Theorie angegeben ist "X" Veröffentlichung von besonderer Bedeut kann allein aufgrund dieser Veröffentlich					
echeln.	on Tillgegan, oder durch die dee Vaniffentlichumgedehum einer	adiadadaahau Tiiddakali baadaaad badaa	alada I sanaralan				
anderen im Recherchenbericht genannten Veröffentlichung belegt werden soll oder die aus einem anderen besonderen Grund angegeben ist (wie ausgeführt) *Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung kann nicht als auf erfinderischer Tätigkeit beruhen betrachtet werden werd							
"O" Veröffentlichung, die sich auf eine mündliche Offenbarung, eine Benutzung, eine Ausstellung oder andere Maßnahmen bezieht wird und diese Verbindung für einen Fachmann nahellegend ist							
P Veröffentlichung, die vor dem internationalen Anmeldedatum, aber nach dem beanspruchten Prioritätsdatum veröffentlicht worden ist ** Veröffentlichung, die Mitglied derseiben Patentfamilie ist							
Datum des /	Abschlusses der internationalen Recherche	Absendedatum des Internationalen Rec	herchenberichts				
	1 Fohnuan 2000	20/02/2000					
	1. Februar 2000	28/02/2000					
Name und P	ostanschrift der Internationalen Recherchenbehörde Europäisches Patentamt, P.B. 5818 Patentiaan 2	Bevoltmächtigter Bediensteter					
	NL - 2280 HV Rijswijk Tel. (+31-70) 340-2040, Tx. 31 651 epo ni,						
	Fac: (+31-70) 340-2046, 12. 31 651 apo 1a,	Sarasua, L.					

INTERNATIONAL SEARCH REPORT

Information on patent family members

International Application No
PCT/DE 99/02778

Patent document cited in search report		Publication date	Patent family m mber(s)	Publication date
US 5546562	A	13-08-1996	AU 5091596 A WO 9627162 A	18-09-1996 06-09-1996
US 5663900	A	02-09-1997	NONE	
US 5692161	A	25-11-1997	FR 2696561 A DE 69300109 D DE 69300109 T EP 0594473 A JP 6236291 A	08-04-1994 18-05-1995 17-08-1995 27-04-1994 23-08-1994

PCT-ANTRAG

GR 98P2458P

Original (für EINREICHUNG) - gedruckt am 01.09.1999 11:46:24 AM

	Vom Anmeldeamt auszufüllen	
-1	Internationales Aktenzeichen.	
-2	Internationales Anmeldedatum	
3	Name des Anmeldeamts und "PCT International Application"	
	J	
)-4	Formular - PCT/RO/101 PCT-Antrag	
0-4-1	erstellt durch Benutzung von	PCT-EASY Version 2.84
		(aktualisiert 01.07.1999)
0-5	Antragsersuchen	
	Der Unterzeichnete beantragt, daß die vorliegende internationale Anmeldung	
	nach dem Vertrag über die internationale	
	Zusammenarbeit auf dem Gebiet des Patentwesens behandelt wird	
0-6	(Vom Anmelder gewähltes) Anmeldeamt	Deutsches Patent- und Markenamt (RO/DE)
0-7	Aktenzeichen des Anmelders oder Anwalts	GR 98P2458P
ı	Bezeichnung der Erfindung	VERFAHREN UND VORRICHTUNG ZUR
		SYSTEMSIMULATION VON
		MIKROCONTROLLERN/MIKROPROZESSOREN UND
		ZUGEHÖRENDEN PERIPHERIEMODULEN
II	Anmelder	
ll-1	Diese Person ist	nur Anmelder
II-2	Anmelder für	Alle Bestimmungstaaten mit Ausnahme von US
11-4	Name	SIEMENS AKTIENGESELLSCHAFT
11-5	Anschrift:	Wittelsbacherplatz 2
		D-80333 München
		Deutschland
11-6	Staatsangehörigkeit (Staat)	DE
11-7	Sitz/Wohnsitz (Staat)	DE
11-8	Telefonnr.	(089) 636-82819
11-9	Telefaxnr.	(089) 636-81857
III-1	Anmelder und/oder Erfinder	
III-1-1	Diese Person ist	Anmelder und Erfinder
III-1-2	Anmelder für	Nur US
111-1-4	Name (FAMILIENNAME, Vorname)	MAYER, Albrecht
III-1- 5	Anschrift:	Jägerstr. 16
		D-82041 Deisenhofen
	·	Deutschland
III-1-6	Staatsangehörigkeit (Staat)	Deutschland DE



Original (für EINREICHUNG) - gedruckt am 01.09.1999 11:46:24 AM

Anwalt oder gemeinsamer Vertreter; oder besondere Zustellanschrift	
Die unten bezeichnete Person ist/wird hiermit bestellt, um den (die) Anmelder vor den internationalen Behörden zu vertreten, und zwar als:	gemeinsamer Vertreter
Name	SIEMENS AKTIENGESELLSCHAFT
Anschrift:	Postfach 22 16 34
	D-80506 München
	Deutschland
Telefonnr.	(089) 636-82819
Telefaxnr.	(089) 636-81857
Bestimmung von Staaten	
Regionales Patent	EP: AT BE CH&LI CY DE DK ES FI FR GB GR
	IE IT LU MC NL PT SE und jeder weitere
	Staat, der Mitgliedsstaat des
<u> </u>	Europäischen Patentübereinkommens und
1	Vertragsstaat des PCT ist
Nationales Patent	JP KR US
betreffenden Bestimmung(en) angegeben)	
Erklärung bzgl. vorsorglicher	
	, ·
nimmt der Anmelder nach Regel 4.9	
Absatz b auch alle anderen nach dem	
erklärt, daß diese zusätzlichen	
Bestimmungen unter dem Vorbehalt einer	
Monaten ab dem Prioritätsdatum nicht	
bestätigt wurde, nach Ablauf dieser Frist	
	KE INE
vorsorgliche Bestimmungen	KEINE
ausgenommen werden	
Anmeldedatum	02 September 1998 (02.09.1998)
Aktenzeichen	198 40 033.0
Staat	DE
Ersuchen um Erstellung eines	
	VT - 1
beglaubigte Abschrift der in der (den)	VI-1
nachstehend genannten Zeile(n)	1
bezeichneten früheren Anmeldung(en) zu erstellen und dem internationalen Büro zu	
	Die unten bezeichnete Person istwird hiermit bestellt, um den (die) Anmelder vor den internationalen Behörden zu vertreten, und zwar als: Name Anschrift: Telefonnr. Telefaxnr. Bestimmung von Staaten Regionales Patent (andere Schutzrechtsarten oder Verfahren sind ggf. in Klammern nach der (den) betreffenden Bestimmung(en) angegeben) Nationales Patent (andere Schutzrechtsarten oder Verfahren sind ggf. in Klammern nach der (den) betreffenden Bestimmung(en) angegeben) Erklärung bzgl. vorsorglicher Bestimmungen Zusätzlich zu den unter Punkten V-1, V-2 and V-3 vorgenommenen Bestimmungen nimmt der Anmelder nach Regel 4.9 Absatz b auch alle anderen nach dem PCT zulässigen Bestimmungen vor mit Ausnahme der nachstehend unter Punkt V-6 angegebenen Staaten. Der Anmelder erklärt, daß diese zusätzlichen Bestimmungen unter dem Vorbehalt einer Bestätigung stehen und jede zusätzliche Bestimmung, die vor Ablauf von 15 Monaten ab dem Prioritätsdatum nicht bestätigt wurde, nach Ablauf dieser Frist als vom Anmelder zurückgenommen gilt. Staaten, die von der Erklärung über vorsorgliche Bestimmungen ausgenommen werden Priorität einer früheren nationalen Anmeldung beansprucht Anmeldedatum Aktenzeichen Staat Ersuchen um Erstellung eines Prioritätsbeleges Das Anmeldeamt wird ersucht, eine beglaubigte Abschrift der in der (den)

11(2)

Internationale Recherchenbehörde

10-5

Original (für EINREICHUNG) - gedruckt am 01.09.1999 11:46:24 AM

VII-1	Gewählte Internationale Recherchenbehörde	Europäisches Patenta	mt (EPA) (ISA/EP)	
ZIU .	Kontrolliste	Anzahl der Blätter	Elektronische Datei(en) beigefügt	
///-1	Antrag	4	-	
VIII-2	Beschreibung	8	-	
VIII-3	Ansprüche	2	_	
VIII-4	Zusammenfassung	1	98 p 2458 p.txt	
VIII-5	Zeichnung(en)	2	_	
VIII-7	INSGESAMT	17		
	Beigefügte Unterlagen	Unterlage(n) in Papierform beigefügt	Elektronische Datei(en) beigefügt	
VIII-8	Blatt für die Gebührenberechnung	✓	-	
VIII-16	PCT-EASY-Diskette	_	Diskette	
VIII-17	Sonstige (einzeln aufgeführt):	Kopie der	_	
		Ursprungsfassung		
VIII-18	Nr. der Abb. der Zeichn., die mit der	-		
	Zusammenf. veröffentlicht werden soll			
VIII-19	Sprache der int. Anmeldung	Deutsch		
IX-1	Unterschrift des Anmelders oder Anwalts	i.V. Mora		
IX-1-1	Name	SIEMENS AKTIENGESELL	SCHAFT	
IX-1-2	Name der unterzeichnenden Person	Margraf		
IX-1-3	Eigenschaft	Nr. 144/74 Ang-AV		
IX-2	Unterschrift des Anmelders oder Anwalts			
IX-2-1	Name (FAMILIENNAME, Vorname)	MAYER, Albrecht		
	VOM	ANMELDEAMT AUSZUFÜLLEN	I	
10-1	Datum des tatsächlichen Eingangs dieser internationalen Anmeldung			
10-2	Zeichnung(en):			
10-2-1	Eingegangen			
10-2-2	Nicht eingegangen			
10-3	Geändertes Eingangsdatum aufgrund nachträglich, jedoch fristgerecht eingeg. Unterlage(n) oder Zeichnung(en) zur Vervollständigung dieser int. Anmeldung			
10-4	Datum des fristgerechten Eingangs der Berichtigung nach PCT Artikel 11(2)			

ISA/EP

PCT-	ANTRAG Original (für EINF	REICHUNG) - gedruckt am 01.09.1999 11:46:24 AM	GR 98P2458P
10-6	Übermittlung des Recherchenexemplars bis zur Zahlung der Recherchengebühr aufgeschoben		

VOM INTERNATIONALEN BÜRO AUSZUFÜLLEN

11-1	Datum des Eingangs des	
	Aktenexemplars beim Internationalen	
	Büro	

PCT (ANHANG - BLATT FÜR DIE

GEBÜHRENBERECHNUNG)
Original (für EINREICHUNG) - gedruckt am 01.09.1999 11:46:24 AM

(Dieses Blatt ist nicht Teil und zählt nicht als Blatt der internationalen Anmeldung)

0	Vom Anmeldeamt auszufüllen				
0-1	Internationales Aktenzeichen.	l			
0-2	Eingangsstempel des Anmeldeamts				
0-4	Formulae PCT/PO/404 (Anlara)	<u>_</u>			
U-4	Formular - PCT/RO/101 (Anlage) PCT Blatt für die Gebührenberechnung				
0-4-1	erstellt durch Benutzung von		PCT-EASY Versi		
			(aktualisiert	01.07.1999)	
0-9	Aktenzeichen des Anmelders oder Anwalts		GR 98P2458P		
2	Anmelder		SIEMENS AKTIEN	NGESELLSCHAFT,	et al.
12	Berechnung der vorgeschriebenen Gebühren		Höhe der Gebühr/Multiplikator	Gesamtbeträge (DEM)	
12-1	Übermittlungsgebühr	Т	⇔	150	
12-2	Recherchengebühr	s	⇒ `	1.848,26	
12-3	Internationale Gebühr Grundgebühr (erste 30 Blätter)	b1	907.76		
12-4	Anzahl der Blätter über 30		807,76		
12-5	Zusatzblattgebühr	(X)	19,56		
12-6	Gesamtbetrag der weiteren Gebühren	b2	0		
12-7	b1 + b2 =	В	807,76		
12-8	Bestimmungsgebühren Anzahl der in der internationalen Anmeldung vorgenommenen Bestimmungen		4		
12-9	Anzahl der zu zahlenden Bestimmungsgebühren (höchstei 10)	ns	4		
12-10	Bestimmungsgebühr	(X)	185,8		
12-11	Gesamtbetrag der Bestimmungsgebühren	D	743,2		
12-12	PCT-EASY-Gebührenermäßigun g	R	-248,39		
12-13	Gesamtbetrag der internationalen Gebühr (B+D+R)	Ì	₽	1.302,57	
12-14	Gebühr für Prioritätsbeleg Anzahl der beantragten Prioritätsbelege		1	***	
12-15	Gebühr per Prioritätsbeleg	(X)	35		
12-16	Gesamtbetrag Gebühr für Prioritätsbeleg(e)	P	⇔	35	
12-17	GESAMTBETRAG DER ZU ZAHLENDEN GEBÜHREN (T+S+I+P	')	₽	3.335,83	
12-19	Zahlungsart	-	Sonstige: Abb	uchung durch g	esonderte
	į .		Zahlungsliste		

PCT (ANHANG - BLATT FÜR DIE GEBÜHRENBERECHNUNG)

GR 98P2458P

Original (für EINREICHUNG) - gedruckt am 01.09.1999 11:46:24 AM

12-20	Anweisungen betreffend laufendes Konto Das Anmeldeamt:	Deutsches Patent- und Markenamt (RO/DE)
12-20-2	wird beauftragt, Fehlbeträge oder Überzahlungen des vorstehend angegebenen Gesamtbetrags der Gebühren meinem laufenden Konto zu belasten bzw. gutzuschreiben	
12-21	Nummer des laufenden Kontos	409022601
12-22	Datum	01 September 1999 (01.09.1999)
12-23	Name und Unterschrift	SIEMENS AKTIENGESELLSCHAFT

PRÜFPROTOKOLL UND BEMERKUNGEN

13-2-1	Prüfergebnisse Antrag	Grün? Die Bezeichnung der Erfindung muß kurz und genau gefaßt sein. Bitte überprüfen.
13-2-2	Prüfergebnisse Staaten	Grün? Es können mehr Bestimmungen vorgenommen werden. Bitte überprüfen.

10

15

20

25

Method and Device for System Simulation of Microcontrollers/Microprocessors and Appertaining Peripheral Modules

The invention relates to simulation and to a device for carrying out the method.

Simulations of computer modules serve the optimizing of the system architecture of a computer, the development of suitable software, and the early detection of errors before the hardware is actually realized. In this way significant savings can be gained in the development process.

The pattern of a system should be understood as the arrangement of a microcontroller with peripheral modules and an external environment. The microcontroller specifically is the pure central processing unit (CPU). But microcontroller chips generally also have peripheral modules on the chip as well. Peripheral modules can have a wide variety of tasks; for instance, analog to digital converters (ADC), counters, serial interfaces, and so on. In this regard, peripheral modules are always hardware modules.

If, for example, a peripheral module is being developed for a microcontroller, this module is simulated with typical signal patterns, and is configured and controlled by the preferably also simulated microprocessor. The simulated states of the module are interrogated and evaluated by the microprocessor. Since the simulations have a precise clock cycle, all modules are always cosimulated when the microcontroller evaluates the states of the peripheral module. This evaluation can prolong the simulation time considerably.

However, particularly in the case when several modules are simulated at the same time, the total run can require a relatively long period of time, especially since the

10

15

R

simulation of all modules always continues, even when the states of one module are being evaluated, owing to the unified processor clock.

Hitherto, the prolonged simulation time was accepted into the bargain, or the evaluation of the peripheral states was reduced to a minimum, or respectively, was not done during the system simulation.

European Patent Application No. 0777 180

EP 0 777 180 A2 already teaches a method for simulating and emulating systems, consisting of software and (simulated) hardware components. The method provides the possibility of interaction between the hardware and software components while at the same time the two systems are largely decoupled.

The basic idea of this method is to let the clocks of the components run independently and to synchronize them only at those points at which an interaction between the systems occurs, and only for the strictly necessary number of cycles. (NB) the term "clock of a component" is used in the sense of the clock that measures the simulated time). The real time is of course equal for all component simulations. To clarify the difference: One second of simulated time can last an hour in real time, for example.

The advantage of this method is that a rapidly simulatable system component is not slowed down by a slow one. This is of course also true when the interaction between the components is small. On the other hand, when the two clocks are rigidly synchronized, then the speed of simulation can never be higher than that of the slowest comonents. [sie].

25

The disadvantage of the method is that it cannot be tolerated in many system simulations that the clocks of the components do not have absolute synchronization. In addition to this, simulation runs cannot be fully reproduced, since the relative

15

20

25

position of the clocks of the subcomponents are influenced, for instance by the loading of the simulation computer.

It is thus the object of the invention to set forth a method and a device of the above accelerated mentioned type with which the overall simulation run can be accelerated significantly.

In accordance with the present invention. For the method, this object is inventively achieved in that a first sequence of steps is provided for simulating the module with predetermined signal patterns, and a second sequence of steps is provided for interrogating and evaluating system states that are induced by the simulation, whereby the first sequence is interrupted for the purpose of executing the second sequence as dictated by markers that have been inserted into the first sequence, and the second sequence is executed in an accelerated operational mode that has been adapted to the evaluation.

During the normal simulation, the microcontroller and the peripheral module are simulated with a precise clock cycle, whereas in the accelerated code execution "simulated" time does not elapse; that is, the program part is processed in a kind of instruction set simulator.

The accelerated operational mode, or respectively, code execution, should be understood as meaning that only a small part of the system is imulated/executed, and in a even that partly in a simplified form [sie]. An example is that only the CPU processes program code as instruction set simulator, and the rest of the system is not simulated. An example of a peripheral module is a serial interface, which files data in the output buffer directly in the memory for the simulation evaluation. In the case of the non-accelerated operational mode, over several clock cycles the serial interface would convert the data bit by bit into an output signal, which would then be received bit by bit by a receiver, assembled, and filed in the memory.

In one embodiment it is provided that certain peripheral modules are also cosimulated purely functionally during the accelerated code execution.

in accordance with the present invention. For the system for carrying out the method, the object is achieved in that a microprocessor control unit is provided for simulating the module by generating clock-cycle-based signal patterns and for interrogating and evaluating the system states brought about by the simulation during a program interruption by activating an instruction set simulator.

A particular advantage of these solutions is that an appreciable reduction of the time required for the overall run can be achieved by separating the actual system simulation from the evaluation of the simulation results, since in the evaluation phase the processor is not loaded with the then superfluous simulation processes, and on the other hand the evaluation itself runs faster due to the accelerated operational mode.

Further advantages consist in the ability of the program to monitor and test the states of the peripheral module comprehensively. It is not necessary to keep an additional external evaluation program current. Beyond this, the evaluation can be completely prevented from influencing the time characteristic of the program.

Beyond this, a critical advantage consists in the ability to use the program that was designed for the system simulation and for the simulated microcontroller for the actually realized microcontroller - that is to say, the one cast in silicon - following the removal of the provided markers.

gresent In summary, the invention for simulating computer modules essentially consists in the dividing of the system simulation into two subsimulations from the standpoint of the microcontroller, or respectively, the microprocessor: on one hand, the actual system simulation; that is, the simulation of the peripheral module, which is simulated with

15

20

25

typical signal patterns; and on the other hand, the simulation of the microcontroller. The second subsimulation relates to the evaluation of interrogated system states. When the evaluation phase is accelerated by the proposed method, not only does the simulated time characteristic become more precise, but the total simulation time is also reduced significantly.

INSA5

The inventive method is detailed below with the aid of an exemplifying embodiment.

The simulation of a type 8051 microcontroller is taken as exemplifying embodiment.

10

In the simulation model of the 8051 microcontroller it is assumed that the inventive method has been implemented. For example, the assembler code for the simulation model of the 8051 microcontroller can read as follows:

```
15 ...(program code)...
  db 0a5h, "1+" ; **** start lightspeed mode

mov sbuf, #"H" ; visible in the console window
  mov sbuf, #"i"

20 mov sbuf, #"!"
  db 0a5h, "1-" ; **** end lightspeed mode
```

mov sbuf, #"H"; visible on the internal bus, but not in the console window ...(program code)

The program code is directly processed between the markers without the simulation model requiring clock pulse edges. The thus processed program code is located before the markers and after the markers and is indicated above solely by dots (...).

The opcode a5h, which is not ordinarily used, with the subsequent ASCII characters "1+" and "1-" for starting, or respectively, stopping the second sequence of steps can

be used as markers. Suitable opcode sequences can also be used. The second sequence of steps is referred to below as "lightspeed".

During this second sequence of steps, the serial interface of the simulation model of the 8051 microcontroller is simulated in that all outputs by the simulation model on its register SBUF are written directly onto the console window.

The invention is detailed below with the aid of another exemplifying embodiment in connection with the Figures. Shown are:

10

5

Figure 1: a block circuit diagram of an arrangement for overall system simulation according to the invention, and

Figure 2: an excerpt of steps of a CPU that are operated in accordance with the inventive method.

15

20

25

Figure 1 shows a block circuit diagram for an arrangement for overall system present simulation according to the invention. The block circuit diagram shows the core of a microprocessor μC, which contains a CPU unit, a program memory PS, and a data storage unit DS; the microprocessor μC stands in connection with a peripheral unit P comprising several peripheral modules PM1, PM2, PM3 to Pmn. In addition, two blocks are represented for the simulated environment of the peripheral module PM1 and of the peripheral module PM3. The blocks are referenced SPM1 and SPM3. The block SPM1 could be a simulated sine generator, for example. The block referenced SPM3 could be a simulated console. An analog/digital converter can be provided as peripheral module PM1; a counter, as peripheral module PM2; and a serial interface, as peripheral module PM3. All components – that is, the microprocessor μC, the PMn peripheral modules PM1 to Pmn, and the simulated environments for the peripheral

X

modules – stand in connection to each other with a common time base c1k, that is to say, with a common clock.

In an arrangement such as this, a system simulation could look as follows: The peripheral module PM1 – i.e. an analog/digital converter, for example – measures the voltage of the simulated sine generator and triggers an interrupt after each measurement. The CPU then reads the value from the result register of the analog/digital converter and writes it into the data storage unit DS. After a certain number of measurements, the CPU switches into the accelerated mode and evaluates the measurements. After completing this, it switches back into the normal module, and the simulation continues at precisely the point at which the changeover occurred. The system simulation is therefore completely unaffected by the evaluation.

Figure 2 shows the status of the analog/digital converter (ADC) and the CPU, or respectively; their instructions, charted over simulated time cycles 0 to 6. The CPU accordingly starts an ADC conversion and copies the result into memory. In the lightspeed mode, for the purpose of the test evaluation it is tested whether the expected value 16 ± 1 was measured. This test is without influence on the overall system simulation, since the conversion 2 is started without delay.

20 aresent

5

10

15

25

In the inventive method, the "clocks of all subcomponents" are basically rigidly coupled and run synchronously. The sole exception is what is known as lightspeed mode, in which the clock of the hardware components is quiescent though the software still runs on the CPU. Before the software accesses the hardware, the lightspeed mode must be explicitly exited, which is triggered by special markers that are otherwise not present in the program.

present

The basis for the two different modes in the inventive method is the ability to monitor the clock of all subcomponents completely. This can be advantageously utilized for two applications:

- 5 1. On the simulated CPU, test programs can be executed without simulated time expiring and thus without influencing the system simulation itself.
 - 2. The simulation can be accelerated when the software runs only on the CPU without the clock of the hardware components continuing to run.

10 present

Unlike the known methods, the inventive method is deterministic and reproducible.

Ins Ale

Patent Claims

- 1. Method for system simulation with simulated microcontrollers/microprocessors and appertaining peripheral modules,
- 5 <u>characterized by</u>
 - a first sequence of steps for simulating the microcontroller/microprocessor and the peripheral modules with predetermined signal patterns, and
 - a second sequence of steps for interrogating and evaluating system states brought about by the simulation;
- whereby the first sequence is interrupted for the purpose of executing the second sequence as dictated by markers that have been inserted into the first sequence, and the second sequence is executed in an accelerated operational mode that is adapted to the evaluation.
- 2. Method as claimed in claim 1 characterized in that the first sequence of steps provides a clock-cycle-based simulation of the microcontroller/microprocessor and of the peripheral modules.
- 20 3. Method as claimed in claim 1 or 2,

 <u>characterized in that</u>

 the first sequence of steps is a series of consecutive program codes.
 - 4. Method as claimed in claim 3,
- 25 characterized in that

the markers are formed by opcodes or opcode sequences that are not usually used in the program code.

5. Method as claimed in one of the claims 1 to 4,

characterized in that

peripheral modules that were specified during the second sequence of steps are functionally cosimulated.

6. System for carrying out the method as claimed in one of the claims 1 to 5, characterized by a microprocessor control unit for simulating the module by generating signal patterns with an essentially precise clock cycle and for interrogating and evaluating the module states that are brought about by the simulation during a program interrupt by

10 activating an instruction set simulator.

Method and Device for System Simulation of Microcontrollers/Microprocessors and Appertaining Peripheral Modules

10

A method for system simulation is described, which is distinguished by a first sequence of steps for simulating the microcontroller/microprocessor and the peripheral modules using predetermined signal patterns and by a second sequence of steps for interrogating and evaluating system states that are brought about by the simulation. In order to carry out the second sequence, the first sequence is interrupted as dictated by markers that have been inserted into the first sequence, and the second sequence is executed in an accelerated operational mode that has been adapted to the evaluation.

15 Figure 1

20

25

(19)

European Patent Office
Office européan des bravets



(11)

EP 1 025 500 B1

(12)

EUROPÄISCHE PATENTSCHRIFT

- (45) Veröffentlichungstag und Bekanntmachung des Hinwelses auf die Patenterteilung: 10.12.2003 Patentblatt 2003/50
- (51) Int CI.7: G06F 11/26

(21) Anmeldenummer: 99953691.5

(86) Internationale Anmeldenummer: PCT/DE99/02778

(22) Anmeldetag: 02.09.1999

- (87) Internationale Veröffentlichungsnummer: WO 00/014639 (16.03.2000 Gazette 2000/11)
- (54) VERFAHREN UND VORRICHTUNG ZUR SYSTEMSIMULATION VON MIKROCONTROLLERN/MIKROPROZESSOREN UND ZUGEHÖRENDEN PERIPHERIEMODULEN

METHOD AND DEVICE FOR SYSTEM SIMULATION OF MICROCONTROLLERS/MICROPROCESSORS AND CORRESPONDING PERIPHERAL MODULES

PROCEDE ET DISPOSITIF POUR LA SIMULATION DE SYSTEME DE MICROCONTROLEURS/MICROPROCESSEURS ET DE MODULES PERIPHERIQUES ASSOCIES

- (84) Benannte Vertragsstaaten: DE FR GB IT
- (30) Priorität: 02.09.1998 DE 19840033
- (43) Veröffentlichungstag der Anmeldung: 09.08.2000 Patentblatt 2000/32
- (73) Patentinhaber: Infineon Technologies AG 81669 München (DE)
- (72) Erfinder: MAYER, Albrecht D-82941 Delsenhofen (DE)
- (74) Vertreter: Jannig, Peter, Dipl.-ing. et al Jannig & Repkow, Patentanwäite, Klausenberg 20 85199 Augsburg (DE)
- (56) Entgegenhaltungen: US-A- 5 546 562 US-A- 5 692 161

US-A- 5 663 900

P 1 025 500 B1

Anmerkung: Innerhalb von neun Monaten nach der Bekanntmachung des Hinweises auf die Erteilung des europäischen Patents kann jedermann belm Europäischen Patentamt gegen das erteilte europäis he Patent Einspruch eintegen. Der Einspruch ist schriftlich einzureichen und zu begründen. Er gilt erst als eingel gt, wenn die Einspruchsgebühr entrichtet worden ist. (Art. 99(1) Europäisches Patentübereinkomm n).

30

40

EP 1 025 500 B1

Beschreibung

- [0001] Di Erfindung betrifft ein Verfahren zur Syst malmulation sowie ein Vorrichtung zur Durchführung des Verfahrens.
- (9002) Simulationen von Rechnermodulen dienen dazu, die Systemarchitektur eines Rechners zu optimieren, eine geeignete Software zu entwickeln und frühzeitig Fehler zu erkennen, bevor die Hardware tatsächlich realisiert wird. Dadurch kann erheblicher Entwicklungsaufwand eingespart werden.
 - [0003] Muster eines Systems ist hierbei die Anordnung eines Microcontrollers mit Peripheriemodulen und extern r Umgebung zu verstehen. Der Microcontroller im speziellen ist die reine Programmverarbeitungdseinheit (CPU). Im allgemeinen besitzen Microcontrollerchips aber auch Peripheriemodule auf dem Chip. Peripheriemodule können hierbei die unterschiedlichsten Aufgaben besitzen, z. B. Analog zu Digital Wandler (ADC), Zähler, serielle Schnittstellen usw. Peripheriemodule sind in diesem Zusammenhang Immer Hardwaremodule.
- [0004] Wenn zum Belspiel für einen Mikrocontroller ein Peripheriemodul entwickelt werden soll, wird dieses Modul mit typischen Signalmustem simuliert, wobel der vorzugsweise ebenfalls simulierte Mikroprozessor des Modul konfiguriert und steuert. Die simulierten Zustände des Moduls werden durch den Mikroprozessor abgefragt und ausgewertet. Da die Simulationen taktzyklengenau sind, werden alle Module Immer mitsimuliert, wenn der Mikroconfroller di Zustände des Peripheriemoduls auswertet. Diese Auswertung kann die Simulationszeit erheblich verlängern.
- [0005] Insbesondere in dem Fall, in dem mehrere Module gleichzeitig simuliert werden, kann jedoch der gesemle Ablauf eine relativ lange Zeitdauer erfordern, zumal aufgrund des einheitlichen Prozessoriaktes die Simulation all r Module stets weiterläuft, auch wenn gerade die Zustände eines Moduls ausgewertet werden.
 - [0006] Bisher wurde die verlängerte Simulationszeit in Kauf genommen oder es wurde die Auswertung der Peripheriezustände auf ein Minimum reduziert bzw. nicht während der Systemsimulation gemacht.
 - [0007] US-A-546 562 beschreibt ein Verfahren zur Simulation eines systems, dass einen Mikroprozessor und Peripheriegeräte umfasst, wobei eine Foige von Signalmustem an das zu simulierende System angelegt wird.
- [0008] Aus EP 0 777 180 A2 ist bereits ein Verfahren zur Simulation und Emulation von Systemen, bestehend aus Software und (simulierten) Hardware Komponenten, bekannt. Das Verfahren sieht vor, die Interaktion zwischen den Hardware und Software Komponenten zu ermöglichen und gleichzeitig beide Systeme weitgehend zu entkoppeln.
 - [0009] Die Grundidee dieses Verfahrens ist es, die Uhren der Komponenten unabhängig laufen zu lassen und sie nur an den Stellen, an denen eine Interaktion zwischen den Systemen erfolgt, für die unbedingt notwendige Zahl von Taktzyklen zu synchronisieren. (Anm.: Hierbei ist der Ausdruck "Uhr einer Komponente" in dem Sinne verwendet, daß damit die simulierte Zeit gemessen wird.) Die reale Zeit ist natürlich für alle Komponentensimulationen gleich. Um den Unterschied zu verdeutlichen: Die eine Sekunde simulierte Zeit kann z. B. eine Stunde reale Zeit dauern.
- [0010] Der Vorteil dieses Verfahmes liegt darin, daß eine schneil simulierbare Systemkomponente nicht vin einer langsamen ausgebremst wird. Das gilt natürlich nur, wenn die Interaktion zwischen den Komponenten gering ist. Sind dagegen beide Uhren starr synchronisiert, dann kann die Simulationsgeschwindigkeit niemals höher als die der langsamsten Komponenten sein.
 - [0011] Der Nachteil des Verfahrens liegt darin, daß es in vielen Systemsimulationen nicht tolerierbar ist, daß die Uhren der Komponenten keineriel absolute Synchronisation besitzen. Hinzu kommt, daß Simulationsläufe nicht völlig reproduzierbar sind, da die relative Stellung der Uhren der Tellkomponenten z. B. durch die Austastung der Simulationsrechner beeinflußt wird.
 - [0012] Der Erfindung liegt deshalb die Aufgabe zugrunde, ein Verfahren und eine Vorrichtung der eingangs genannten Art anzugeben, mit dem der gesamte Simulationsablauf wesentlich beschleunigt werden kann.
 - [0013] Diese Aufgabe wird erfindungsgemäß durch die Gegenstande der unabhängigen Ansprüche gelöst
- [0014] Demnach sind eine erste Abfolge von Verfahrensschritten zur Simulation des Moduls mit vorbestimmten Signalmustem und eine zweite Abfolge von Verfahrensschritten zur Abfrage und zur Ausweitung von durch die Simulation hervorgerufenen Systemzuständen vorgesehen, wobei die erste Abfolge zur Durchführung der zweiten Abfolge nach Maßgabe von in die erste Abfolge eingefügte Marken unterbrochen und die zweite Abfolge in einer an die Auswertung angepaßten, beschleunigten Betriebsart ausgeführt wird.
- [0015] Während der normalen Simulation wird der Mikrocontroller und das Peripheriemodul taktzyklengenau simuliert, während bei der beschleunigten Codeausführung dagegen keine "simulierte" Zeit vergeht, d. h., daß der Programmteil in einer Art Instruction-Set-Simulator abgearbeitet wird.
 - [0016] Unter beschleunigter Betriebsart bzw. Codeausführung ist dabel zu verstehen, daß nur ein geringer Till de Systemssimuliert/ausgeführt wird und das zum Tell noch in einer vereinfachten Form. Ein Beispiel ist, daß nur di CPU als Befehlssatz-Simulator Programmcode verarbeitet und das übrige System nicht simuliert wird. Ein Beispiel für ein Periphertemodul ist eine sertelle Schnittstelle, die Daten im Ausgangspuffer direkt im Spelcher für die Simulationsauswertung ablegt. Im Falle der nichtbeschleunigten Betriebsweise, würde die serielle Schnittstelle die Daten bitweise über mehrere Taktzyklen hinweg in ein Ausgangssignal umsetzen, das dann von einem Empfänger bitweise empfangen, zusammengesetzt und im Speicher abgelegt wird.

25

30

35

40

45

60

55

EP 1 025 500 B1

[0017] In einer Ausführungsform ist vorgesehen, daß während der beschleunigten Codeausführung auch bei timmte Peripheriemodul rein funktional mitsimuliert werden.

[0018] Die Aufgabe wird für die Vorrichtung zur Durchführung des Verfahrens dadurch gelöst, daß eine Mikroprozessor-Steuereinheit zur Simulation des Moduls vorgeseh in ist durch Erzeugung vin taktzykl inbasierten Signalmustern sowie zur Abfrage und zur Auswertung der durch die Simulation hervorgerufenen Systemzustände während einer Programmunterbrechung durch Aktivierung eines Befahlssatz-Simulators.

[0019] Ein besonderer Vorteil dieser Lösungen besteht darin, daß durch die Trennung der eigentlichen Systemsimulation von der Auswertung der Simulationsergebnisse eine wesentliche Verringerung der für den Gesamtablauf erforderlichen Zeit erreicht werden kann, da in der Auswertungsphase der Prozessor einerseits nicht mit den dann überflüssigen Simulationsvorgängen belastet ist und andererseits die Auswertung an sich durch die beschleunigte Betriebsart schneller abläuft.

[0020] Weltere Vortelle bestehen darin, daß das Programm die Zustände des Peripheriemoduls umfassend kontrollieren und testen kann. Es muß nicht ein zusätzliches externes Auswertungsprogramm aktuell gehalten werden. Darüber hinaus kann vollständig verhindert werden, daß die Auswertung das Zeitverhalten des Programms beeinflußt.

[0021] Ein entscheidender Vorteil besteht darüber hinaus darin, daß das für die Systemsimulation und den simulierten Mikrocontroller erarbeitete Programm nach Entfernung der vorgesehenen Marken für den tatsächlich realist irten, also in Silizium gegossenen Mikrocontroller eingesetzt werden kann.

[0022] Zusammenfassend besteht die Erfindung zur Simulation von Rechnermodulen im Wesentlichen darin, daß sich die Systemsimulation aus der Sicht des Mikrocontrollers bzw. Mikroprozessors in zwei Teilsimulationen unterteilen lassen: Zum einen in die eigentliche Systemsimulation, also in die Simulation des Peripheriemoduls, das mit typischen Signalmustem simuliert wird, und in die Simulation des Mikrocontollers. Die zweite Teilsimulation betrifft die Auswertung von abgefragten Systemzuständen. Wenn die Auswertungsphase durch das vorgeschlagene Verfahren beschleunigt wird, wird sowohl das simulierte Zeitverhalten genauer, als auch die gesamte Simulationszeit wesentlich verringert.

[0023] Das erfindungsgemäße Verfahren wird nachfolgend anhand eines Ausführungsbeispieles näher erläutert.

[0024] Als Ausführungsbeisplel wird die Simulation eines Mikrocontrollers vom Typ 8051 angenommen.

[0025] Beim Simulationsmodell des 8051-Mikrocontrollers sei angenommen, daß das erfindungsgemäße Verfahren implementiert ist. Beispielsweise kann der Assembiercode für das Simulationsmodell des 8051-Mikrocontrollers folgendermaßen lauten:

...(Programmcode)...

db 0a5h, "1+" ; **** start lightspeed mode

mov sbuf, #"H" ; visible in the console window

mov sbuf, #"i"

mov sbuf, #"!"

... (Programmcode) ...

[0026] Der Programmcode wird zwischen den Marken direkt abgearbeitet, ohne daß das Simulationsmodell Taktflanken benötigt. Der hierbei abgearbeitete Programmcode befindet sich vor den Marken und nach den Marken und
ist oben lediglich durch Punkte (...) angedeutet. Als Marken können die üblicherweise nicht verwendeten Opcode a5h
mit der nachfolgenden ASCII-Zeichenfolge "1+" und "1-" zum Starten bzw. zum Beenden der zweiten Abfolge von
Verfahrensschritten verwendet werden. Auch geeignete Opcodesequenzen können verwendet werden. Die zweite
Abfolge von Verfahrensschritten wird nachfolgend als "lightspeedmode" bezeichnet.

[0027] Während dieser zweiten Abfolge von Verfahrensschritten wird die serteile Schnittstelle des Simulationsmo-

EP 1 025 500 B1

dells des 8051-Mikrocontrollers nachgebildet, indem alle Ausgaben vom Simulationsmodell auf ihr Register SBUF direkt an das Konsplenfenster geschrieben werden.

[0028] Anhand eines weiteren Ausführungsbeispiels wird die Erfindung im Zus immenhang von Figuren weiter erläutert. Es zeigen:

- Fig. 1: ein Blockschaftbild für eine Anordnung zur Gesamtsystemsimulation nach der Erfindung, und
- Fig. 2: einen Ausschnitt von Verfahrensschritten einer CPU, die nach dem erfindungsgemäßen Verfahren betrieben wird.

[0029] In Fig. 1 ist ein Blockschaitbild für eine Anordnung zur Gesamtsystemsimulation nach der Erfindung dargestellt. Das Blockschaitbild zeigt den Kem eines Microprozessors μC, der eine CPU-Einheit CPU, einen Programmspeicher PS und einen Datenspeicher DS enthält, der Microprozessor μC ist mit einer Peripherieeinheit P in Verbindung, die mehrere Peripheriemodule PM1, PM2, PM3 bis Pmn aufweist. Zusätzlich sind zwei Blöcke für die simulierte Umgebung des Peripheriemoduls PM1 und des Peripheriemoduls PM3 dargestellt. Die Blöcke sind mit den Bezugszeichen SPM1 und SPM3 bezeichnet. Der Block SPM1 könnte beispleisweise ein simulierter Sinus generator sein. Der mit dem Bezugszeichen SPM3 bezeichnete Block könnte beispleisweise eine simulierte Konsole sein. Als Peripheriemodul PM1 kann beispleisweise ein Analog-/Digital-Wandler als Peripheriemodul PM2 ein Zähler und als Peripheriemodul PM3 eine serielle Schnittstelle vorgesehen sein. Sämtliche Komponenten, also der Microprozessor μC, die Peripheriemodule PM1 bis Pmn und die simulierten Umgebungen für die Peripheriemodule stehen mit einer gemeinsamen Zeitbasis cik, also einem gemeinsamen Takt, miteinander in Verbindung.

[0030] Eine Systemsimulation könnte bei einer solchen Anordnung beispielsweise folgendermaßen aussehen. Das Peripheriemodul PM1, also z. 8. Analog-/Digital-Wandler, mißt die Spannung des simulierten Sinusgenerators und löst nach jeder Messung einen Interrupt aus. Die CPU liest daraufhin den Wert aus dem Ergebnisregister des Anal g-/-Digital-Wandlers und schreibt ihn in den Datenspeicher DS. Nach einer bestimmten Anzahl von Messungen, schaltet sich die CPU in die beschleunigte Betriebsart und wertet diese Messungen aus. Nachdem sie dies gemacht hat, schaltet sie in den normalen Moduls zurück und die Simulation läuft genau an der Stelle welter, an der umgeschaltet wurde. Darum ist die Systemsimulation völlig unbeeinflußt von der Auswertung.

[0031] In Fig. 2 ist getragen auf simulierte Zeittakte 0 bis 6 der Status des Analog-/Digital-Wandlers (ADC) und der CPU bzw. deren Befehle dargestellt. Die CPU startet demnach eine ADC-Wandlung und kopiert das Ergebnis in den Speicher. Im Lightspeed-Modus zur Testauswertung wird dann getestet, ob der Erwartungswert 16 +/- 1 gemessen wurde. Dieser Test ist ohne Einfluß auf die Gesamtsystemsimulation, da die Wandlung 2 ohne Verzögerung gestartet wird.

[0032] Bel dem erfindungsgemäßen Verfahren sind die "Uhren aller Teilkomponenten" grundsätzlich starr gekoppelt und laufen synchron. Die Ausnahme bildet lediglich der sogenannte Lightspeed-Modus, bei dem die Uhr der Herdware Komponenten stillsteht und die Software auf der CPU jedoch abläuft. Vor einem Zugriff von der Software auf die Hardware muss der Lightspeed-Modus explizit verlassen werden, was durch spezielle Marken, die ansonsten im Programm nicht vorhanden sind, ausgelöst wird.

[0033] Der Grund für die zwei verschiedenen Modi bei dem erfindungsgemäßen Verfahren liegt in der Möglichkeit der vollständigen Kontrolle der Uhr aller Tellkomponenten. Dies kann vorteilhafterweise für zwei Anwendungen genutzt werden:

- 1. Auf der simulierten CPU können Testprogramme ausgeführt werden, ohne daß die simulierte Zeit vergeht und damit die Systemsimulation an sich beeinflußt wird.
- 2. Die Simulation kann beschleunigt werden, wenn die Software nur auf der CPU läuft, ohne daß die Uhr der Hardware Komponenten welterläuft.

[0034] Im Gegensatz zu dem bekannten Verfahren ist das erfindungsgemäße Verfahren deterministisch und reproduzierbar.

Patentansprüche

30

35

40

45

1. Verfahren zur Simulation eines Systems, das einen Kern eines Mikroprozessors oder eines Mikrocontrollers und mit dem Kern verbundene Peripheriemodule umfaßt, wobel das Verfahren die Ausführung einer ersten Abfolge von Verfahrensschritten zur Simulation des Systems unter Verwindung vorbestimmter Signalmuster umfaßt; dadurch gekennzeichnet, daß das Verfahren ferner umfaßt;

15

EP 1 025 500 B1

Ausführung einer zweiten Abfolg von Verfahrensschritten durch den Kern des Mikroprozessors oder des Mikrocontrollers zur Abfrage und Auswertung von durch die Ausführung der ersten Abfolge von Verfahrensschritten hervorgerufenen Systemzuständen,

- wobel die Ausführung der ersten Abfolge von Verfahrensschritten durch die Ausführung der zweiten Abfolge von Verfahrensschritten nach Maßgabe von in die erste Abfolge von Verfahrensschritten eingefügten Marken unterbrochen wird, und wobei die zweite Abfolge von Verfahrensschritten in einer an die Auswertung angepaßten, beschleunigten Betriebsart durchgeführt wird.
- Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Ausführung der ersten Abfolge von Verfahrenssschritten so erfolgt, daß eine taktzyklenbasierte Simulation des Kerns und der Peripheriemodule durchgeführt wird.
- Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die erste Abfolge von Verfahrensschritten eine Folge von aufeinanderfolgenden Programmcodes ist.
- Verfahren nach Anspruch 3,
 dadurch gekennzeichnet,
 daß die Marken durch im Programmcode üblicherweise nicht verwendete Opcodes oder Opcodesequenzen gebildet sind.
- Verfahren nach einem der Ansprüche 1 bis 4,
 dadurch gekennzeichnet,
 daß während der zweiten Abfolge von Verfahrenssschritten vorgegebene Peripheriemodule funktional mitsimuliert werden.
- 50 6. Vorrichtung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 5, gekennzeichnet durch eine Steuereinheit zur Simulation des Systems durch Erzeugung von im wesentlichen tektzyklengenauen Signalmustern sowie zur Abfrage und zur Auswertung der durch die Simulation hervorgerufenen Systemzuständ während einer Programmunterbrechung durch Aktivierung eines Befehlssatz-Simulators.

Claims

60

- Method for simulating a system which comprises a core in a microprocessor or in a microcontroller and peripheral modules connected to the core, where the method involves executing a first series of method steps for simulating the system using predetermined signal patterns, characterized in that the method also involves:
- execution of a second series of method steps by the core of the microprocessor or of the microcontroller in order to request and evaluate system states brought about by the execution of the first series of method steps,

where the execution of the first series of method steps is interrupted by the execution of the second series of method steps as stipulated by markers inserted into the first series of method steps, and where the second series of method steps is executed in an accelerated operating mode which is matched to the evaluation.

- 2. Method according to Claim 1, characterized
- in that the first series of method steps is executed such that the core and the peripheral modules are simulated on the basis of clock cy le.
 - 3. Method according to Claim 1 or 2

15

28

30

40

45

50

55

EP 1 025 500 B1

characterized

in that the first series of method steps is a succession of successive program codes.

4. Method according to Claim 3, characterized

In that the markers are formed by opcodes or opcode sequences which are normally not used in the program cod.

 Method according to one of Claims 1 to 4, characterized

in that, during the second series of method steps, prescribed peripheral modules have their functions simulated at the same time.

Apparatus for carrying out the method according to one of Claims 1 to 5, characterized by

a control unit for simulating the system by producing signal patterns which fundamentally have clock cycle accuracy and for requesting and for evaluating the system states brought about by the simulation during a program interruption by activating an instruction set simulator.

20 Revendications

1. Procédé de simulation d'un système comprenant un noyau d'un microprocesseur ou d'un microcontrôleur et des modules périphériques reliés au noyau, le procédé comprenant l'exécution d'une première succession d'étape de procédé pour la simulation de système à l'aide d'échantillons de signal prédéterminés, caractérisé en ce que le procédé comprend en outre :


l'exécution d'une deuxième succession d'étapes de procédé, par le noyau du microprocesseur ou du microcontrôleur, permettant d'interroger et d'analyser des états de système provoqués par l'exécution de la première succession d'étapes de procédé,

dans lequel l'exécution de la première succession d'étapes de procédé est interrompue par l'exécution de la deuxième succession d'étapes de procédé conformément à des repères insérés dans la première succession d'étapes de procédé, et

dans lequel la dauxième auccession d'étapes de procédé est exécutée dans un mode de fonctionnement accéléré, adapté à l'analyse.


- Procédé selon la revendication 1, caractérisé en ce que l'exécution de la première succession d'étapes de procédé est effectuée de telle sorte qu'une simulation basée sur la fréquence d'horloge du noyau et des modules périphériques soit réalisée.
- Procédé selon la revendication 1 ou 2, caractérisé en ce que la première succession d'élapes de procédé est une série de codes programme consécutifs.
- 4. Procédé selon la revendication 3, caractérisé en ce que les repères sont formés par des codes opération ou des séquences de codes opération non utilisés habituellement dans le code programme.
 - 5. Procédé selon l'une quelconque des revendications 1 à 4, caractérisé en ce que des modules périphériques spécifiés pendant la deuxième succession d'étapes de procédé sont simulés en même temps sur le plan fonctionnel.
 - 6. Dispositif de mise en œuvre du procédé selon l'une quelconque des revendications 1 à 5, caractérisé par une unité de commande permettant de simuler le système par la production d'échantillons de signal essentiellement à une fréquence d'horloge précise, ainsi que permettant d'interroger et d'analyser les états de système provoqués par la simulation pendant une interruption de programme par l'activation d'un simulateur de jeu de commandes.

EP 1 025 500 B1



. 9 12

EP 1 025 500 B1



-

F1G 2